This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES


Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-186522

(43)Date of publication of application: 09.07.1999

(51)Int.CI.

H01L 27/108 H01L 21/8242

H01L 21/768

(21)Application number: 09-353926

(71)Applicant: HITACHI LTD

(22)Date of filing:

22.12.1997

(72)Inventor: KAWAKITA KEIZO

SEKIGUCHI TOSHIHIRO


ASANO ISAMU YAMADA SATORU NAKAMURA YOSHITAKA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce manufacturing cost by reducing the number of photomasks which are used in manufacturing processes of a dynamic random access memory (DRAM).

SOLUTION: Contact holes 30–34 of peripheral circuits, having high aspect ratio and a through-hole 22 with low aspect ratio on the upper side of a contact hole 19 are made at the same time. The contact hole 19 has a large diameter for ensuring a margin of registration of a photomask for forming the through- hole 22 on its upper side so as to prevent the through-hole 22 from shifting from above a plug 21.



LEGAL STATUS

[Date of request for examination]

21.08.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK WSPTO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-186522

(43)公開日 平成11年(1999)7月9日

(51) Int.Cl.6	識別記号	F I		
H01L		H01L	27/10	681F
HOIL	21/8242		21/90	С
	21/768		27/10	6 2 1 C

審査請求 未請求 請求項の数21 OL (全 43 頁)


		小姐互田	Nemasse Military New York
(21)出願番号	特顯平9-353926	(71)出願人	000005108 株式会社日立製作所
(22)出顧日	平成9年(1997)12月22日	(72)発明者	東京都千代田区神田駿河台四丁目6番地 川北 惠三 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
		(72)発明者	関ロ 敏宏 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
		(72)発明者	浅野 勇 東京都青梅市今井2326番地 株式会社日立 製作所デパイス開発センタ内
		(74)代理人	弁理士 筒井 大和 最終頁に続く

(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】 · ·

【課題】 DRAMの製造工程で使用するフォトマスクの枚数を減らして製造コストを低減する。

【解決手段】 アスペクト比が大きい周辺回路のコンタクトホール30~34と、コンタクトホール19の上部のアスペクト比が小さいスルーホール22とを同時に開れする。コンタクトホール19は、その上部に形成されるスルーホール22を形成するためのフォトマスクの合わせ余裕を確保するためにその径を大きくし、スルーホール22がプラグ21上からずれないようにする。



7 15

【特許請求の範囲】

【請求項1】 半導体基板の主面上の第1方向に延在す る複数のワード線と、前記第1方向と交差する第2方向 に延在するビット線と、前記ワード線とビット線との交 差部に配置され、メモリセル選択用MISFETと情報 蓄積用容量素子とが直列に接続されて構成されたメモリ セルとを備えたDRAMを有する半導体集積回路装置で あって、(a)前記メモリセル選択用MISFETを2 個形成するために前記半導体基板の主面に形成され、前 記第2方向に延在する活性領域と、前記活性領域を囲む ように配置された素子分離領域と、(b)前記活性領域 と交差するように配置され、前記第1方向に延在する2 本のワード線と、(c)前記素子分離領域上に配置さ れ、前記第2方向に延在するビット線と、(d)前記2 本のワード線のそれぞれの両側に位置する前記活性領域 に形成され、前記ワード線で覆われていない領域に形成 された半導体領域と、(e)前記2本のワード線の間の 領域において前記半導体領域と電気的に接続されると共 に、前記素子分離領域上において前記ビット線と電気的 に接続され、前記第2方向において所定の幅を有し、前 記第1方向に延在する第1導体層と、(f)前記第1導 体層と前記ピット線との間に介在し、前記第1導体層と 前記ビット線とを接続するための領域に形成された開孔 を有する絶縁膜と、を有し、前記活性領域上における前 記第1導体層の幅は、前記素子分離領域上における前記 第1導体層の幅よりも小さいことを特徴とする半導体集 積回路装置。

【請求項2】・請求項1記載の半導体集積回路装置であって、前記開孔の全体は、前記第1導体層の上部に位置していることを特徴とする半導体集積回路装置。

【請求項3】 請求項2記載の半導体集積回路装置であって、前記活性領域に形成された前記メモリセル選択用MISFETの半導体領域のうち、前記ビット線と接続されていない半導体領域には、前記情報蓄積用容量素子が電気的に接続されていることを特徴とする半導体集積回路装置。

【請求項4】 請求項3記載の半導体集積回路装置であって、前記情報蓄積用容量素子は、第2導体層を介して前記半導体領域と電気的に接続されていることを特徴とする半導体集積回路装置。

【請求項5】 請求項4記載の半導体集積回路装置であって、前記第2導体層の前記第2方向における幅は、前記素子分離領域の上部に形成された前記第1導体層の前記第2方向における幅よりも小さいことを特徴とする半導体集積回路装置。

【請求項6】 メモリセル選択用MISFETとこれに 直列に接続された情報蓄積用容量素子とでメモリセルを 構成し、前記情報蓄積用容量素子を前記メモリセル選択 用MISFETの上部に配置したDRAMを有する半導 体集積回路装置の製造方法であって、(a)半導体基板 50

の主面上の第1領域に、DRAMのメモリセルを構成す るメモリセル選択用MISFETを形成し、前記半導体 基板の主面上の第2領域に、前記DRAMの周辺回路を 構成するMISFETを形成する工程、(b)前記メモ リセル選択用MISFETおよび前記周辺回路のMIS FETのそれぞれの上部に第1絶縁膜を形成した後、前 記第1絶縁膜をエッチングすることにより、前記メモリ セル選択用MISFETのソース、ドレインの一方の上 部に第1コンタクトホールを形成し、前記ソース、ドレ 10 インの他方の上部に第2コンタクトホールを形成するエ 程、(c)前記第1絶縁膜の上部に第2絶縁膜を形成し た後、前記第2絶縁膜をエッチングすることにより、前 記第1コンタクトホールの上部に、前記第1コンタクト ホールとビット線とを接続する第1スルーホールを形成 すると同時に、前記第2絶縁膜およびその下層の前記第 1 絶縁膜をエッチングすることにより、前記周辺回路の MISFETの上部に、前記MISFETと配線とを接 続する第3コンタクトホールを形成する工程、を含むこ とを特徴とする半導体集積回路装置の製造方法。

20 【請求項7】 請求項6記載の半導体集積回路装置の製造方法であって、前記第1スルーホールが形成される領域の前記第1コンタクトホールの径を前記第1スルーホールの径よりも大きくすることを特徴とする半導体集積回路装置の製造方法。

【請求項8】 請求項7記載の半導体集積回路装置の製造方法であって、前記第1コンタクトホールのマスクパターンにドグボーンを形成することによって、前記第1コンタクトホールの径を前記第1スルーホールの径よりも大きくすることを特徴とする半導体集積回路装置の製30 造方法。

【請求項9】 請求項6記載の半導体集積回路装置の製造方法であって、前記(b)工程で形成した前記第1コンタクトホールおよび前記第2コンタクトホールの内部に多結晶シリコン膜を埋め込んでプラグを形成することを特徴とする半導体集積回路装置の製造方法。

【請求項10】 メモリセル選択用MISFETとこれに直列に接続された情報蓄積用容量素子とでメモリセルを構成し、前記情報蓄積用容量素子を前記メモリセル選択用MISFETの上部に配置したDRAMを有する半期がある。 (a) 半導体集積回路装置の製造方法であって、(a) 半導体基板の主面上の第1領域に、DRAMのメモリセルを構成するメモリセル選択用MISFETを形成し、前記DRAMの周辺回路を構成するMISFETを形成する工程、(b) 前記メモリセル選択用MISFETおよび前記周辺回路のMISFETのそれぞれの上部に第1絶縁膜を形成した後、前記第1絶縁膜をエッチングすることにより、前記第1絶縁膜をエッチングすることにより、前記第1 絶縁膜をエッチングすることにより、前記メモリセル選択用MISFETのソース、ドレインの一方の上部に第1コンタクトホールを形成し、他方の上部に第2コンタクトホールを形成する工程、(c) 前記第1絶

縁膜の上部に第2絶縁膜を形成した後、前記第2絶縁膜 の上部にエッチングストッパ膜を堆積する工程、(d) 前記エッチングストッパ膜をエッチングすることによ り、前記第1コンタクトホールの上部の前記エッチング ストッパ膜に第1開孔を形成すると同時に、前記周辺回 路のMISFETの上部の前記エッチングストッパ膜に 第2開孔を形成する工程、(e) 前記第1開孔および前 記第2開孔のそれぞれの側壁にサイドウォールスペーサ を形成した後、前記エッチングストッパ膜および前記サ イドウォールスペーサをマスクにして前記第1開孔の下 部の前記第2絶縁膜をエッチングすることにより、前記 第1コンタクトホールの上部に、前記第1コンタクトホ ールとビット線とを接続する第1スルーホールを形成す ると同時に、前記エッチングストッパ膜および前記サイ ドウォールスペーサをマスクにして前記第2開孔の底部 の前記第2絶縁膜およびその下層の前記第1絶縁膜をエ ッチングすることにより、前記周辺回路のMISFET の上部に、前記MISFETと配線とを接続する第3コ ンタクトホールを形成する工程、を含むことを特徴とす る半導体集積回路装置の製造方法。

【請求項11】 請求項10記載の半導体集積回路装置の製造方法であって、側壁にサイドウォールスペーサが形成された前記第1開孔の径を、その下部の前記第1コンタクトホールの径よりも小さくすることを特徴とする半導体集積回路装置の製造方法。

【請求項12】 請求項11記載の半導体集積回路装置の製造方法であって、側壁にサイドウォールスペーサが形成された前記第1開孔の径を、リソグラフィの解像限界で決まる最小加工寸法以下にすることを特徴とする半導体集積回路装置の製造方法。

【請求項13】 メモリセル選択用MISFETとこれ に直列に接続された情報蓄積用容量素子とでメモリセル を構成し、前記情報蓄積用容量素子を前記メモリセル選 択用MISFETの上部に配置したDRAMを有する半 導体集積回路装置の製造方法であって、(a) 半導体基 板の主面上の第1領域に、DRAMのメモリセルを構成 するメモリセル選択用MISFETを形成し、前記半導 体基板の主面上の第2領域に、前記DRAMの周辺回路 を構成するMISFETを形成する工程、(b)前記メ モリセル選択用MISFETおよび前記周辺回路のMI SFETのそれぞれの上部に第1絶縁膜を形成した後、 前記第1絶縁膜をエッチングすることにより、前記メモ リセル選択用MISFETのソース、ドレインの一方の 上部に第1コンタクトホールを形成する工程、(c)前 記第1絶縁膜の上部に第2絶縁膜を形成した後、前記第 2 絶縁膜をエッチングすることにより、前記第1コンタ クトホールの上部に前記第1コンタクトホールとビット 線とを接続する第1スルーホールを形成すると同時に、 前記第2絶縁膜およびその下層の前記第1絶縁膜をエッ チングすることにより、前記周辺回路のMISFETの 上部に前記MISFETと配線とを接続する第3コンタクトホールを形成する工程、(d)前記第2絶縁膜の上部にビット線を形成した後、前記ピット線の上部に第3 絶縁膜を形成する工程、(e)前記第3絶縁膜の上部にエッチングストッパ膜を堆積した後、前記エッチングストッパ膜を堆積した後、前記メモリセル選択用MISFETのソース、ドレインの他方の上部の前記エッチングストッパ膜に第3開孔を形成する工程、

(f)前記第3開孔の側壁にサイドウォールスペーサを 10 形成した後、前記エッチングストッパ膜および前記サイ ドウォールスペーサをマスクにして前記第3開孔の下部 の前記第3絶縁膜、前記第2絶縁膜および前記第1絶縁 膜をエッチングすることにより、前記メモリセル選択用 MISFETのソース、ドレインの他方の上部に前記ソ ース、ドレインの他方と情報蓄積用容量素子とを接続す る第4コンタクトホールを形成する工程、を含むことを 特徴とする半導体集積回路装置の製造方法。

【請求項14】 請求項13記載の半導体集積回路装置の製造方法であって、前記第1スルーホールが形成され 20 る領域の前記第1コンタクトホールの径を、前記第1スルーホールの径よりも大きくすることを特徴とする半導体集積回路装置の製造方法。

【請求項15】 請求項14記載の半導体集積回路装置の製造方法であって、フォトマスクに形成される前記第1コンタクトホールのパターンにドグボーンを形成することによって、前記第1コンタクトホールの径を、前記第1スルーホールの径よりも大きくすることを特徴とする半導体集積回路装置の製造方法。

【請求項16】 請求項13記載の半導体集積回路装置 30 の製造方法であって、側壁にサイドウォールスペーサが 形成された前記第3開孔の径を、リソグラフィの解像限 界で決まる最小加工寸法以下にすることを特徴とする半 導体集積回路装置の製造方法。

【請求項17】 メモリセル選択用MISFETとこれに直列に接続された情報蓄積用容量素子とでメモリセルを構成し、前記情報蓄積用容量素子を前記メモリセル選択用MISFETの上部に配置したDRAMを有する半導体集積回路装置の製造方法であって、(a)半導体基板の主面上の第1領域に、DRAMのメモリセルを構成するメモリセル選択用MISFETを形成し、前記半準体基板の主面上の第2領域に、前記DRAMの周辺回路を構成するMISFETを形成する工程、(b)前記メモリセル選択用MISFETおよび前記周辺回路のMISFETのそれぞれの上部に第1絶縁膜を形成した後、前記第1絶縁膜の上部に前記第1絶縁膜を形成した後、前記第1絶縁膜の上部に前記第1絶縁膜を形成する工程、

(c) 前記第1および第2領域の前記エッチングストッパ膜の上部に、後の工程で形成される情報蓄積用容量素子の高さに相当する膜厚の第2絶縁膜を形成した後、前記第1領域の第2絶縁膜をエッチングして凹溝を形成す

る工程、 (d) 前記凹溝の内部を含む前記第 2 絶縁膜の 上部に情報蓄積用容量素子の下部電極を構成する第 1 導 体膜を形成する工程、 (e) 前記凹溝の内部を含む前記 第 1 導体膜の上部に第 3 絶縁膜を堆積した後、前記凹溝 の内部以外の領域の前記第 3 絶縁膜を除去する工程、

(f) 前記凹溝の内部以外の領域の前記第1導体膜を除去した後、前記凹溝の内部に残った前記第3絶縁膜と、凹溝と凹溝との隙間に残った前記第2絶縁膜とをエッチングして除去することにより、前記第1導体膜からな情報蓄積用容量素子の下部電極を形成する工程、(g)前記下部電極の上部に前記情報蓄積用容量素子の容量絶縁膜を構成する誘電体膜を堆積し、次いで前記誘電体膜の上部に前記情報蓄積用容量素子の上部電極を構成する第2導体膜を堆積した後、前記第2導体膜および前記誘電体膜をパターニングして情報蓄積用容量素子を形成する工程、を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項18】 請求項17記載の半導体集積回路装置の製造方法であって、前記エッチングストッパ膜が窒化シリコン系の絶縁膜からなり、前記第1、第2および第3絶縁膜が酸化シリコン系の絶縁膜からなることを特徴とする半導体集積回路装置の製造方法。

【請求項19】 メモリセル選択用MISFETとこれ に直列に接続された情報蓄積用容量素子とでメモリセル を構成し、前記情報蓄積用容量素子を前記メモリセル選 択用MISFETの上部に配置したDRAMを有する半 導体集積回路装置の製造方法であって、(a)半導体基 板の主面上の第1領域に、DRAMのメモリセルを構成 するメモリセル選択用MISFETを形成し、前記半導 体基板の主面上の第2領域に、前記DRAMの周辺回路 を構成するMISFETを形成する工程、(b) 前記メ モリセル選択用MISFETおよび前記辺回路のMIS FETのそれぞれの上部に、後の工程で形成される情報 蓄積用容量素子の高さに相当する膜厚の第1絶縁膜を形 成した後、前記第1領域の第1絶縁膜をエッチングして 凹溝を形成すると共に、前記半導体基板の主面上の第3 領域の第1絶縁膜を開孔して前記凹溝よりも面積が大き い第2の凹溝を形成する工程、(c)前記凹溝および前 記第2の凹溝のそれぞれの内部を含む前記第1絶縁膜の 上部に情報蓄積用容量素子の下部電極を構成する第1導 体膜を形成する工程、(d)前記凹溝および前記第2の 凹溝を埋め込むように第2絶縁膜を堆積した後、前記第 2の凹溝が形成された第3領域の表面を第1のフォトレ ジスト膜で覆い、前記第1領域に形成された前記凹溝の 外部の前記第2絶縁膜と前記第1導体膜とをエッチング して除去する工程、(e)前記第1のフォトレジスト膜 を除去した後、前記凹溝および前記第2の凹溝のそれぞ れの内部の前記第2絶縁膜と、前記凹溝の外部の前記第 1 絶縁膜とをエッチングして除去することにより、前記

素子の下部電極を形成する工程、(f)前記第1領域を 覆う第2のフォトレジスト膜をマスクにして前記第2領域の前記第1導体膜をエッチングして除去する工程、

(g)前記下部電極の上部に前記情報蓄積用容量素子の容量絶縁膜を構成する誘電体膜を形成した後、前記誘電体膜の上部に前記情報蓄積用容量素子の上部電極を構成する第2導体膜を形成する工程、(h)前記第2導体膜および前記誘電体膜をパターニングすることにより、前記第1領域に情報蓄積用容量素子を形成する工程、を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項20】 請求項19記載の半導体集積回路装置の製造方法であって、前記(f)工程で第2のフォトレジスト膜をマスクにして前記第2領域の前記第1導体膜をエッチングして除去する際、前記第2のフォトレジスト膜をマスクにして前記第3領域に形成された前記第2凹溝の周囲の前記第1導体膜をエッチングして除去することを特徴とする半導体集積回路装置の製造方法。

【請求項21】 請求項19記載の半導体集積回路装置の製造方法であって、前記第2凹溝が形成される第3領20 域は、アライメントマークまたはTEGパターンが形成される領域であることを特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置の製造方法に関し、特に、DRAM (DynamicRandom Access Memory) を有する半導体集積回路装置の製造方法に適用して有効な技術に関するものである。

[0002]

7 【従来の技術】DRAMのメモリセルは、半導体基板の主面上にマトリクス状に配置された複数のワード線と複数のビット線との交点に配置され、1個のメモリセル選択用MISFETとこれに直列に接続された1個の情報蓄積用容量素子(キャパシタ)とで構成されている。メモリセル選択用MISFETは、主としてゲート酸化膜、ワード線と一体に構成されたゲート電極、ソース・ドレインを構成する一対の半導体領域によって構成されている。ビット線は、メモリセル選択用MISFETの上部に配置され、ソース、ドレインの一方と電気的に接続されている。情報蓄積用容量素子は、同じくメモリセル選択用MISFETの上部に配置され、ソース、ドレインの他方と電気的に接続されている。

【0003】近年のDRAMは、情報蓄積用容量素子をメモリセル選択用MISFETの上方に配置する、いわゆるスタックド・キャパシタ構造を採用すると共に、情報蓄積用容量素子を立体化してその表面積を増やすことでメモリセルの微細化に伴う情報蓄積用容量素子の蓄積電荷量の減少を補っている。

1. 絶縁膜とをエッチングして除去することにより、前記 【0004】この種のスタックド・キャパシタ構造を採 第1領域に前記第1導体膜で構成された情報蓄積用容量 50 用するDRAMについては、例えば特開平7-1927

23号公報、特開平8-204144号公報、特開平7 -122654号公報、特開平7-106437号公報 など記載がある。

[0005]

【発明が解決しようとする課題】DRAMの製造工程で は、半導体基板上にメモリセル選択用MISFETや周 辺回路のMISFETを形成した後、その上部に情報蓄 積用容量素子を形成し、さらにその上部にメタル配線を 形成する。そのため、他のLSIに比べて製造工程が煩 雑となり、フォトマスクの枚数も多くなる。また、メモ リアレイのMISFETの上部に立体的な構造の情報蓄 積用容量素子を形成するために、メモリアレイと周辺回 路との間に標高差が生じ、これがメモリアレイと周辺回 路のプロセスの共通化を妨げてマスクの枚数を増やす一 因となっている。

【0006】本発明の目的は、DRAMの製造工程で使 用するフォトマスクの枚数を減らすことによって、その 製造コストを低減することにある。

【0007】本発明の他の目的は、DRAMのビット線 の寄生容量を低減することにある。

【0008】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0010】 (1) 本発明のDRAMは、半導体基板の 主面上の第1方向に延在する複数のワード線と、前記第 1方向と交差する第2方向に延在するビット線と、前記 30 ワード線とビット線との交差部に配置され、メモリセル 選択用MISFETと情報蓄積用容量素子とが直列に接 続されて構成されたメモリセルとを備え、(a) 前記メ モリセル選択用MISFETを2個形成するために前記 半導体基板の主面に形成され、前記第2方向に延在する 活性領域と、前記活性領域を囲むように配置された素子 分離領域と、(b)前記活性領域と交差するように配置 され、前記第1方向に延在する2本のワード線と、

(c) 前記素子分離領域上に配置され、前記第2方向に ぞれの両側に位置する前記活性領域に形成され、前記ワ ード線で覆われていない領域に形成された半導体領域 と、(e)前記2本のワード線の間の領域において前記 半導体領域と電気的に接続されると共に、前記素子分離 領域上において前記ビット線と電気的に接続され、前記 第2方向において所定の幅を有し、前記第1方向に延在 する第1導体層と、(f) 前記第1導体層と前記ビット 線との間に介在し、前記第1導体層と前記ビット線とを 接続するための領域に形成された開孔を有する絶縁膜

幅は、前記素子分離領域上における前記第1導体層の幅 よりも小さい。

【0011】(2)本発明のDRAMは、前記(1)に おいて、前記開孔の全体が前記第1導体層の上部に位置 している。

【0012】(3)本発明のDRAMは、前記(2)に おいて、前記活性領域に形成された前記メモリセル選択 用MISFETの半導体領域のうち、前記ビット線と接 続されていない半導体領域には、前記情報蓄積用容量素 10 子が電気的に接続されている。

【0013】(4)本発明のDRAMは、前記(3)に おいて、前記情報蓄積用容量素子は、第2導体層を介し て前記半導体領域と電気的に接続されている。

【0014】(5)本発明のDRAMは、前記(4)に おいて、前記第2導体層の第2方向における幅が、前記 素子分離領域の上部に形成された前記第1導体層の第2 方向における幅よりも小さい。

【0015】(6)本発明のDRAMの製造方法は、以 下の工程を含んでいる。

【0016】(a)半導体基板の主面上の第1領域に、 DRAMのメモリセルを構成するメモリセル選択用M I SFETを形成し、前記半導体基板の主面上の第2領域 に、前記DRAMの周辺回路を構成するMISFETを 形成する工程、(b)前記メモリセル選択用MISFE Tおよび前記周辺回路のMISFETのそれぞれの上部 に第1絶縁膜を形成した後、前記第1絶縁膜をエッチン グすることにより、前記メモリセル選択用MISFET のソース、ドレインの一方の上部に第1コンタクトホー ルを形成し、前記ソース、ドレインの他方の上部に第2 コンタクトホールを形成する工程、 (c) 前記第1絶縁 膜の上部に第2絶縁膜を形成した後、前記第2絶縁膜を エッチングすることにより、前記第1コンタクトホール の上部に、前記第1コンタクトホールとビット線とを接 続する第1スルーホールを形成すると同時に、前記第2 絶縁膜およびその下層の前記第1絶縁膜をエッチングす ることにより、前記周辺回路のMISFETの上部に、 前記MISFETと配線とを接続する第3コンタクトホ ールを形成する工程、を含んでいる。

【0017】(7)本発明のDRAMの製造方法は、前 延在するビット線と、(d)前記2本のワード線のそれ 40 記(6)において、第1スルーホールが形成される領域 の前記第1コンタクトホールの径を前記第1スルーホー ルの径よりも大きくする。

【0018】 (8) 本発明のDRAMの製造方法は、前 記 (7) において、第1コンタクトホールのマスクパタ ーンにドグボーンを形成することによって、前記第1コ ンタクトホールの径を前記第1スルーホールの径よりも 大きくする。

【0019】(9)本発明のDRAMの製造方法は、前 記(6)の(b)工程で形成した前記第1コンタクトホ と、を有し、前記活性領域上における前記第1導体層の 50 ールおよび前記第2コンタクトホールの内部に多結晶シ

リコン膜を埋め込んでプラグを形成する。

【0020】(10)本発明のDRAMの製造方法は、 以下の工程を含んでいる。

【0021】 (a) 半導体基板の主面上の第1領域に、 DRAMのメモリセルを構成するメモリセル選択用MI SFETを形成し、前記半導体基板の主面上の第2領域 に、前記DRAMの周辺回路を構成するMISFETを 形成する工程、(b)前記メモリセル選択用MISFE Tおよび前記周辺回路のMISFETのそれぞれの上部 に第1絶縁膜を形成した後、前記第1絶縁膜をエッチン グすることにより、前記メモリセル選択用MISFET のソース、ドレインの一方の上部に第1コンタクトホー ルを形成し、他方の上部に第2コンタクトホールを形成 する工程、(c)前記第1絶縁膜の上部に第2絶縁膜を 形成した後、前記第2絶縁膜の上部にエッチングストッ パ膜を堆積する工程、(d)前記エッチングストッパ膜 をエッチングすることにより、前記第1コンタクトホー ルの上部の前記エッチングストッパ膜に第1開孔を形成 すると同時に、前記周辺回路のMISFETの上部の前 記エッチングストッパ膜に第2開孔を形成する工程、

(e) 前記第1 開孔および前記第2 開孔のそれぞれの側 壁にサイドウォールスペーサを形成した後、前記エッチ ングストッパ膜および前記サイドウォールスペーサをマ スクにして前記第1開孔の下部の前記第2絶縁膜をエッ チングすることにより、前記第1コンタクトホールの上 部に、前記第1コンタクトホールとビット線とを接続す る第1スルーホールを形成すると同時に、前記エッチン グストッパ膜および前記サイドウォールスペーサをマス クにして前記第2開孔の底部の前記第2絶縁膜およびそ の下層の前記第1絶縁膜をエッチングすることにより、 前記周辺回路のMISFETの上部に、前記MISFE Tと配線とを接続する第3コンタクトホールを形成する 工程。

【0022】(11)本発明のDRAMの製造方法は、 前記(10)において、側壁にサイドウォールスペーサ が形成された前記第1開孔の径を、その下部の前記第1 コンタクトホールの径よりも小さくする。

【0023】(12)本発明のDRAMの製造方法は、 前記(11)において、側壁にサイドウォールスペーサ が形成された前記第1開孔の径を、リソグラフィの解像 40 限界で決まる最小加工寸法以下にする。

【0024】(13)本発明のDRAMの製造方法は、 以下の工程を含んでいる。

【0025】 (a) 半導体基板の主面上の第1領域に、 DRAMのメモリセルを構成するメモリセル選択用MI SFETを形成し、前記半導体基板の主面上の第2領域 に、前記DRAMの周辺回路を構成するMISFETを 形成する工程、(b)前記メモリセル選択用MISFE Tおよび前記周辺回路のMISFETのそれぞれの上部

グすることにより、前記メモリセル選択用MISFET のソース、ドレインの一方の上部に第1コンタクトホー ルを形成する工程、(c)前記第1絶縁膜の上部に第2 絶縁膜を形成した後、前記第2絶縁膜をエッチングする ことにより、前記第1コンタクトホールの上部に前記第 1 コンタクトホールとビット線とを接続する第1スルー ホールを形成すると同時に、前記第2絶縁膜およびその 下層の前記第1絶縁膜をエッチングすることにより、前 記周辺回路のMISFETの上部に前記MISFETと 10 配線とを接続する第3コンタクトホールを形成するエ 程、(d)前記第2絶縁膜の上部にビット線を形成した 後、前記ビット線の上部に第3絶縁膜を形成する工程、 (e) 前記第3絶縁膜の上部にエッチングストッパ膜を 堆積した後、前記エッチングストッパ膜をエッチングす ることにより、前記メモリセル選択用MISFETのソ ース、ドレインの他方の上部の前記エッチングストッパ 膜に第3開孔を形成する工程、(f)前記第3開孔の側 壁にサイドウォールスペーサを形成した後、前記エッチ ングストッパ膜および前記サイドウォールスペーサをマ 20 スクにして前記第3開孔の下部の前記第3絶縁膜、前記 第2絶縁膜および前記第1絶縁膜をエッチングすること により、前記メモリセル選択用MISFETのソース、 ドレインの他方の上部に前記ソース、ドレインの他方と 情報蓄積用容量素子とを接続する第4コンタクトホール を形成する工程、を含むことを特徴とする半導体集積回

【0026】(14)本発明のDRAMの製造方法は、 前記(13)において、前記第1スルーホールが形成さ れる領域の前記第1コンタクトホールの径を、前記第1 30 スルーホールの径よりも大きくする。

路装置の製造方法。

【0027】(15)本発明のDRAMの製造方法は、 前記(14)において、フォトマスクに形成される前記 第1コンタクトホールのパターンにドグボーンを形成す ることによって、前記第1コンタクトホールの径を、前 記第1スルーホールの径よりも大きくするこ。

【0028】(16) 本発明のDRAMの製造方法は、 前記(13)において、側壁にサイドウォールスペーサ が形成された前記第3開孔の径を、リソグラフィの解像 限界で決まる最小加工寸法以下にする。

【0029】(17)本発明のDRAMの製造方法は、 以下の工程を含んでいる。

【0030】 (a) 半導体基板の主面上の第1領域に、 DRAMのメモリセルを構成するメモリセル選択用MI SFETを形成し、前記半導体基板の主面上の第2領域 に、前記DRAMの周辺回路を構成するMISFETを 形成する工程、(b)前記メモリセル選択用MISFE Tおよび前記周辺回路のMISFETのそれぞれの上部 に第1絶縁膜を形成した後、前記第1絶縁膜の上部に前 記第1絶縁膜とはエッチング速度が異なるエッチングス に第1絶縁膜を形成した後、前記第1絶縁膜をエッチン 50 トッパ膜を形成する工程、(c)前記第1および第2領

域の前記エッチングストッパ膜の上部に、後の工程で形 成される情報蓄積用容量素子の高さに相当する膜厚の第 2 絶縁膜を形成した後、前記第1領域の第2 絶縁膜をエ ッチングして凹溝を形成する工程、(d)前記凹溝の内 部を含む前記第2絶縁膜の上部に情報蓄積用容量素子の 下部電極を構成する第1導体膜を形成する工程、(e) 前記凹溝の内部を含む前記第1導体膜の上部に第3絶縁 膜を堆積した後、前記凹溝の内部以外の領域の前記第3 絶縁膜を除去する工程、(f)前記凹溝の内部以外の領 域の前記第1導体膜を除去した後、前記凹溝の内部に残 った前記第3絶縁膜と、凹溝と凹溝との隙間に残った前 記第2絶縁膜とをエッチングして除去することにより、 前記第1導体膜からなる情報蓄積用容量素子の下部電極 を形成する工程、(g)前記下部電極の上部に前記情報 蓄積用容量素子の容量絶縁膜を構成する誘電体膜を堆積 し、次いで前記誘電体膜の上部に前記情報蓄積用容量素 子の上部電極を構成する第2導体膜を堆積した後、前記 第2導体膜および前記誘電体膜をパターニングして情報 蓄積用容量素子を形成する工程。

【0031】(18)本発明のDRAMの製造方法は、 前記(17)において、前記エッチングストッパ膜が窒 化シリコン系の絶縁膜からなり、前記第1、第2および 第3絶縁膜が酸化シリコン系の絶縁膜からなる。

【0032】(19)本発明のDRAMの製造方法は、 以下の工程を含んでいる。

【0033】(a)半導体基板の主面上の第1領域に、 DRAMのメモリセルを構成するメモリセル選択用M I SFETを形成し、前記半導体基板の主面上の第2領域 に、前記DRAMの周辺回路を構成するMISFETを 形成する工程、(b)前記メモリセル選択用MISFE Tおよび前記辺回路のMISFETのそれぞれの上部 に、後の工程で形成される情報蓄積用容量素子の高さに 相当する膜厚の第1絶縁膜を形成した後、前記第1領域 の第1絶縁膜をエッチングして凹溝を形成すると共に、 前記半導体基板の主面上の第3領域の第1絶縁膜を開孔 して前記凹溝よりも面積が大きい第2の凹溝を形成する 工程、(c)前記凹溝および前記第2の凹溝のそれぞれ の内部を含む前記第1絶縁膜の上部に情報蓄積用容量素 子の下部電極を構成する第1導体膜を形成する工程、

- (d) 前記凹溝および前記第2の凹溝を埋め込むように 40 第2絶縁膜を堆積した後、前記第2の凹溝が形成された 第3領域の表面を第1のフォトレジスト膜で覆い、前記 第1領域に形成された前記凹溝の外部の前記第2絶縁膜 と前記第1導体膜とをエッチングして除去する工程、
- (e) 前記第1のフォトレジスト膜を除去した後、前記 凹溝および前記第2の凹溝のそれぞれの内部の前記第2 絶縁膜と、前記凹溝の外部の前記第1絶縁膜とをエッチ ングして除去することにより、前記第1領域に前記第1 導体膜で構成された情報蓄積用容量素子の下部電極を形 成する工程、(f)前記第1領域を覆う第2のフォトレ 50 を図3~図21を用いて工程順に説明する。なお、図1

ジスト膜をマスクにして前記第2領域の前記第1導体膜 をエッチングして除去する工程、(g)前記下部電極の 上部に前記情報蓄積用容量素子の容量絶縁膜を構成する 誘電体膜を形成した後、前記誘電体膜の上部に前記情報 蓄積用容量素子の上部電極を構成する第2導体膜を形成 する工程、(h)前記第2導体膜および前記誘電体膜を パターニングすることにより、前記第1領域に情報蓄積 用容量素子を形成する工程。

【0034】(20)本発明のDRAMの製造方法は、 10 前記(19)において、(f)工程で第2のフォトレジ スト膜をマスクにして前記第2領域の前記第1導体膜を エッチングして除去する際、前記第2のフォトレジスト 膜をマスクにして前記第3領域に形成された前記第2凹 溝の周囲の前記第1導体膜をエッチングして除去する。 【0035】(21)本発明のDRAMの製造方法は、 前記(19)において、前記第2凹溝が形成される第3 領域が、アライメントマーク形成領域またはTEGパタ ーン形成領域である。

[0036]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において、同一の機能を有する部材には同 一の符号を付し、その繰り返しの説明は省略する。

【0037】 (実施の形態1) 図1は、本実施の形態の DRAMを形成した半導体チップの全体平面図である。 図示のように、単結晶シリコンからなる半導体チップ1 Aの主面には、X方向(半導体チップ1Aの長辺方向) およびY方向(半導体チップ1Aの短辺方向)に沿って 多数のメモリアレイMARYがマトリクス状に配置され ている。X方向に沿って互いに隣接するメモリアレイM ARYの間にはセンスアンプSAが配置されている。半 導体チップ1Aの主面の中央部には、ワードドライバW D、データ線選択回路などの制御回路や、入出力回路、 ボンディングパッドなどが配置されている。

【0038】図2は、上記DRAMの等価回路図であ る。図示のように、このDRAMのメモリアレイ(MA RY)は、マトリクス状に配置された複数のワード線W L(WLn-1、WLn、WLn+1 …)と複数のビット線 BLおよびそれらの交点に配置された複数のメモリセル (MC) によって構成されている。1 ビットの情報を記 憶する1個のメモリセルは、1個の情報蓄積用容量素子 Cとこれに直列に接続された1個のメモリセル選択用M ISFETQsとで構成されている。メモリセル選択用 MISFETQsのソース、ドレインの一方は、情報蓄 積用容量素子Cと電気的に接続され、他方はビット線B Lと電気的に接続されている。ワード線WLの一端は、 ワードドライバWDに接続され、ピット線BLの一端 は、センスアンプSAに接続されている。

【0039】次に、本実施の形態のDRAMの製造方法

2を除く各図において、左側はメモリセル約 2 ビット分 の断面図、右側は周辺回路のnチャネル型MISFET とpチャネル型MISFETの断面図をそれぞれ示して いる。

【0040】まず、図3に示すように、p型で比抵抗が 10Ω cm程度の単結晶シリコンからなる半導体基板1を 用意し、その主面の素子分離領域に素子分離溝6を形成 する。素子分離溝6は、半導体基板1の表面をエッチン グして深さ300~400nm程度の溝を形成し、次いで この溝の内部を含む半導体基板1上にCVD法で酸化シ リコン膜5を堆積した後、この酸化シリコン膜5を化学 的機械研磨(Chemical Mechanical Polishing; CMP) 法でポリッシュバックして形成する。酸化シリコン膜5 は、その表面が活性領域の表面とほぼ同じ高さになるよ うに平坦化する。

【0041】次に、図4に示すように、メモリセルを形 成する領域(メモリアレイ)の半導体基板1にn型不純 物、例えば P (リン)をイオン打ち込みして n 型半導体 領域3を形成した後、メモリアレイと周辺回路の一部 p型不純物、例えばB (ホウ素) をイオン打ち込みして p型ウエル2を形成し、周辺回路の他の一部(pチャネ ル型MISFETQpを形成する領域)にn型不純物、 例えばP (リン)をイオン打ち込みしてn型ウエル4を 形成する。 n 型半導体領域 3 は、半導体基板 1 の他の領 域に形成された入出力回路などからメモリアレイにノイ ズが侵入するのを防ぐ目的でメモリアレイのp型ウエル 2と半導体基板1との間に形成する。

【0042】続いて、MISFETのしきい値電圧を調 整するための不純物、例えばBF2(フッ化ホウ素)

)をp型ウエル2およびn型ウエル4にイオン打ち込 みし、次いでp型ウエル2およびn型ウエル4のそれぞ れの表面をHF(フッ酸)系の洗浄液で洗浄した後、半 導体基板 1 をウェット酸化して p 型ウエル 2 および n 型 ウエル4のそれぞれの表面に膜厚 7 mm程度の清浄なゲー ト酸化膜7を形成する。

【0043】次に、図5に示すように、ゲート酸化膜7 の上部にゲート電極8A(ワード線WL)およびゲート 電極8B、8Cを形成する。ゲート電極8A(ワード線 .WL)およびゲート電極8B、8Cは、例えばP(リ ン)などの n 型不純物をドープした膜厚 7 0 nm程度の多 結晶シリコン膜を半導体基板1上にCVD法で堆積し、 次いでその上部に膜厚50nm程度のWN(タングステン ナイトライド)膜と膜厚100nm程度のW膜とをスパッ タリング法で堆積し、さらにその上部に膜厚200nm程 度の窒化シリコン膜12をCVD法で堆積した後、フォ トレジスト膜をマスクにしてこれらの膜をパターニング することにより形成する。WN膜は、高温熱処理時にW 膜と多結晶シリコン膜とが反応して両者の界面に高抵抗

て機能する。バリア層には、WN膜高融点金属窒化膜、 例えばTiN(チタンナイトライド)膜を使用すること もできる。 高融点金属膜と多結晶シリコン膜とを主体と して構成されるポリメタル構造のゲート電極8A(ワー ド線WL)は、多結晶シリコン膜やポリサイド膜(高融 点金属シリサイド膜と多結晶シリコン膜との積層膜)で 構成されたゲート電極に比べて電気抵抗が低いので、ワ ード線の信号遅延を低減することができる。メモリセル 選択用MISFETQsのゲート電極8A(ワード線W 10 L) は、例えば波長248nmのKrFエキシマレーザを 光源に用いた露光技術と位相シフト技術とを用い、幅と スペースがそれぞれ0.22μm程度となるように形成 する。

【0044】次に、図6に示すように、n型ウエル4に p型不純物、例えばB(ホウ素)をイオン打ち込みして ゲート電極8Cの両側のn型ウエル4にp ̄型半導体領 域15を形成する。また、p型ウエル2にn型不純物、 例えばP (リン) をイオン打ち込みしてゲート電極 8 A の両側のp型ウエル2にn ̄型半導体領域9aを形成 (\mathbf{n} チャネル型 \mathbf{M} \mathbf{I} \mathbf{S} \mathbf{F} \mathbf{E} \mathbf{T} \mathbf{Q} \mathbf{n} を形成する領域)とに 20 し、ゲート電極 $\mathbf{8}$ \mathbf{B} の両側の \mathbf{p} 型ウエル $\mathbf{2}$ に \mathbf{n} \mathbf{n} 型半導 体領域14を形成する。ここまでの工程により、nチャ ネル型で構成されたメモリセル選択用MISFETQs が略完成する。

【0045】次に、図7に示すように、半導体基板1上 にCVD法で膜厚50mm程度の窒化シリコン膜13を堆 積した後、メモリアレイの窒化シリコン膜13をフォト レジスト膜で覆い、周辺回路の窒化シリコン膜13を異 方性エッチングすることにより、周辺回路のゲート電極 8B、8Cの側壁にサイドウォールスペーサ13sを形 30 成する。このエッチングは、素子分離溝6に埋め込まれ た酸化シリコン膜5およびゲート酸化膜7の削れ量を最 少とするために、窒化シリコン膜13を高い選択比でエ ッチングするガスを使用して行う。また、ゲート電極8 B、8C上の窒化シリコン膜12の削れ量を最少とする ために、オーバーエッチング量を必要最小限に留めるよ うにする。

【0046】次に、図8に示すように、周辺回路のn型 ウエル4にp型不純物、例えばB(ホウ素)をイオン打 ち込みしてpチャネル型MISFETQpのp⁺ 型半導 **40** 体領域11 (ソース、ドレイン) を形成し、周辺回路の p型ウエル2にn型不純物、例えばAs(ヒ素)をイオ ン打ち込みしてnチャネル型MISFETQnのn⁺型 半導体領域10(ソース、ドレイン)を形成する。ここ までの工程により、LDD(Lightly Doped Drain) 構造 を有するpチャネル型MISFETQpおよびnチャネ ル型MISFETQnが略完成する。

【0047】次に、図9に示すように、半導体基板1上 に膜厚300m程度のSOG膜16をスピン塗布し、水 蒸気を含む400℃程度の酸素雰囲気中でベーク処理を のシリサイド層が形成されるのを防止するバリア層とし 50 行った後、さらに800で、1分程度の熱処理を行って

このSOG膜16をデンシファイ(緻密化)する。SO G膜16には、例えばポリシラザン系の無機SOGを使 用する。

【0048】SOG膜16は、BPSG膜などのグラス フロー膜に比べてリフロー性が高く、微細なスペースの ギャップフィル性に優れているので、フォトリソグラフ イの解像限界程度まで微細化されたゲート電極8A(ワ ード線WL)のスペースに埋め込んでもボイドが生じる ことがない。また、SOG膜16は、BPSG膜などで 必要とされる高温、長時間の熱処理を行わなくとも高い 10 リフロー性が得られるので、メモリセル選択用MISF ETQsのソース、ドレインや周辺回路のMISFET (nチャネル型MISFETQn、pチャネル型MIS FETQp)のソース、ドレインに打ち込まれた不純物 の熱拡散を抑制して浅接合化を図ることができ、さらに 熱処理時にゲート電極8A(ワード線WL)およびゲー ト電極8B、8Cを構成するメタル(W膜)が酸化する のを抑制できるので、メモリセル選択用MISFETQ sおよび周辺回路のMISFETの高性能化を実現する ことができる。

【0049】次に、図10に示すように、SOG膜16 の上部に膜厚600nm程度の酸化シリコン膜17を堆積 し、次いでこの酸化シリコン膜17をCMP法で研磨し てその表面を平坦化した後、その上部に膜厚100nm程 度の酸化シリコン膜18を堆積する。上層の酸化シリコ ン膜18は、CMP法で研磨されたときに生じた下層の 酸化シリコン膜17の表面の微細な傷を補修するために 堆積する。

【0050】次に、図11に示すように、フォトレジス ト膜27をマスクにしたドライエッチングでメモリセル 選択用MISFETQsのn⁻ 型半導体領域9a(ソー ス、ドレイン)の上部の酸化シリコン膜18、17を除 去し、次いで窒化シリコン膜13とその下層の薄いゲー ト酸化膜 7 を除去することにより、n 型半導体領域 9 a の一方の上部にコンタクトホール19を形成し、他方 の上部にコンタクトホール20を形成する。コンタクト ホール19は、メモリセル選択用MISFETQsとビ ット線とを接続するための導体膜 (多結晶シリコン膜) を埋め込むために形成し、コンタクトホール20は、メ モリセル選択用MISFETQsと情報蓄積用容量素子 40 の一方の電極とを接続するための導体膜(多結晶シリコ ン膜)を埋め込むために形成する。

【0051】酸化シリコン膜18、17のエッチング は、下層の窒化シリコン膜13が除去されるのを防ぐた めに、酸化シリコン膜17を高い選択比でエッチングす るガスを使用して行う。また、窒化シリコン膜13のエ ッチングは、半導体基板1や素子分離溝6の削れ量を最 小とするために、窒化シリコン膜13を高い選択比でエ ッチングするガスを使用して行う。さらに、このエッチ ングは、窒化シリコン膜13を異方的にエッチングする 50 は、ソース、ドレインの端部に集中する電界を緩和する

ような条件で行い、ゲート電極8A(ワード線WL)の 側壁に窒化シリコン膜13を残すようにする。これによ り、底部の径がフォトリソグラフィの解像限界以下の微 細なコンタクトホール19、20がゲート電極8A(ワ ード線WL)のスペースに対して自己整合で形成され

【0052】図12に示すように、コンタクトホール2 Oは、X方向(ビット線BLが延在する方向)の径とY 方向(ワード線WLが延在する方向)の径がほぼ等しく (0.24μm程度) なるように形成する。一方、コン タクトホール19(2個のメモリセル選択用MISFE TQsによって共有された n^- 型半導体領域9a上のコ ンタクトホール)は、Y方向の径がX方向の径よりも大 きい略長方形の平面パターンで構成し、Y方向に隣接す る活性領域(L)の間の素子分離領域でビット線BLと 接続する。また、コンタクトホール19の素子分離溝6 上に延在した領域には、後の工程でこの領域に形成され るスルーホール22(ビット線BLとコンタクトホール 19とを接続するスルーホール)とのマスク合わせ余裕 20 を確保するために、ドグボーンを設けることによってXおよびY方向の径をコンタクトホール20のそれよりも 大きくする (0.3μm程度)。さちに、ビット線BL とワード線WLとの間の寄生容量を低減するために、コ ンタクトホールのX方向の大きさは、活性領域上で素子 分離領域上よりも小さくする。なお、リソグラフィの解 像能力から、ドグボーンを形成することが困難な場合に は、ドライエッチングおよびその後のウェット洗浄での 削れによる寸法シフトを利用して径を大きくする。

【0053】次に、フォトレジスト膜27を除去した 後、フッ酸系のエッチング液(例えばフッ酸+フッ化ア ンモニウム混液)を使って、コンタクトホール19、2 0 の底部に露出した半導体基板1 の表面を洗浄し、ドラ イエッチング残渣やフォトレジスト残渣などを除去す る。このときコンタクトホール19、20の側壁に露出 したSOG膜16もエッチング液に曝されるが、800 ℃程度の高温でデンシファイ(緻密化)したSOG膜1 6は、この処理を行わないSOG膜に比べてフッ酸系の エッチング液に対する耐性が高いので、このウェットエ ッチング処理によってコンタクトホール19、20の側 壁が大きくアンダーカットされることはない。これによ り、次の工程でコンタクトホール19、20の内部に埋 め込まれるプラグ21同士のショートを確実に防止する ことができる。

【0054】また、上記コンタクトホール19、20を 形成した後、このコンタクトホール19、20を通じて p型ウエル2にn型不純物(例えばリン)をイオン打ち 込みすることによって、メモリセル選択用MISFET Qsのソース、ドレインよりも深い領域のp型ウエル2 にn型半導体層を形成してもよい。このn型半導体層

効果があるので、ソース、ドレインの端部のリーク電流 を低減してメモリセルのリフレッシュ特性を向上させる ことができる。

【0055】次に、図13に示すように、コンタクトホール19、20の内部にプラグ21を形成する。プラグ21は、コンタクトホール19、20の内部を含む酸化シリコン膜18の上部にn型不純物(例えばAs(ヒ素))をドープした膜厚300m程度の多結晶シリコン膜をCVD法で堆積した後、この多結晶シリコン膜をCMP法で研磨(またはエッチバック)してコンタクトホール19、20の内部に残すことにより形成する。

【0056】続いて、図14に示すように、酸化シリコン膜18の上部に膜厚200m程度の酸化シリコン膜28をCVD法で堆積した後、窒素ガス雰囲気中で800℃、1分程度の熱処理を行う。この熱処理によって、プラグ21を構成する多結晶シリコン膜中のn型不純物がコンタクトホール19、20の底部から半導体基板1の表面、すなわちp型ウエル2の表面に拡散し、低抵抗のn型半導体領域(ソース、ドレイン)9が形成される。

【0057】次に、図15に示すように、フォトレジス 20 ト膜29をマスクにしたドライエッチングでコンタクト ホール19の上部の酸化シリコン膜28を除去し、ビッ ト線が接続されるプラグ(導体層)21の一部を露出さ せることによって、直径 0.24μm程度のスルーホー ル22を形成する。また、このとき同時に周辺回路の酸 化シリコン膜28、18、17、SOG膜16およびゲ ート酸化膜 7 を除去することによって、n チャネル型M ISFETQnのn⁺ 型半導体領域10(ソース、ドレ イン)の上部にコンタクトホール30、31を形成し、 pチャネル型MISFETQpのp⁺ 型半導体領域11 (ソース、ドレイン) の上部にコンタクトホール32、 33を形成する。さらに、pチャネル型MISFETQ pのゲート電極8Cの上部にコンタクトホール34を形 成し、nチャネル型MISFETQnのゲート電極8B の上部に図示しないコンタクトホールを形成する。

【0058】前記のように、コンタクトホール19には、その上部に形成されるスルーホール22を形成するためのフォトマスクの合わせ余裕を確保するために、ドグボーンを設けてその径を大きくしてある。つまり、ス21上からずれないので、コンタクトホール19の周囲クトホール10~30~34と、コンタクトホール19の上部のアスペクト比が小さい(すなわち洗い)スルーホール22とでクト比が小さい(すなわち浅い)スルーホール22とコンタクトホール30~34とを別工程で形成さる。場合に比べてフォトマスクを1枚減らすことができる。

【0059】次に、図16に示すように、コンダクトホール30~34の内部とスルーホール22の内部とを含 50

む酸化シリコン膜28の上部に膜厚40m程度のTi膜36を堆積する。Ti膜36は、アスペクト比が大きいコンタクトホール30~34の底部でも10m程度以上の膜厚を確保できるよう、コリメーションスパッタなどの高指向性スパッタリング法を用いて堆積する。

【0060】続いて、Ti膜36を大気に晒すことなく、Ar(アルゴン)ガス雰囲気中で650℃、30秒程度の熱処理を行い、さらに窒素ガス雰囲気中で750℃、1分程度の熱処理を行う。この熱処理によって図17に示すように、コンタクトホール30~33の底部のSi基板とTi膜36とが反応し、nチャネル型MISFETQnのn⁺型半導体領域10(ソース、ドレイン)の表面とpチャネル型MISFETQpのp⁺型半導体領域11(ソース、ドレイン)の表面とに膜厚10m程度のTiSi2(チタンシリサイド)層37が形成される。また、上記窒素ガス雰囲気中での熱処理によって、コンタクトホール30~34の側壁に堆積した薄いて、コンタクトホール30~34の側壁に堆積した薄いて、ロンタクトホール30~34の側壁に堆積した薄に、コンタクトホール30~34の側壁に堆積した薄に、コンタクトホール30~34の側壁に堆積した薄に、コンタクトホール30~34の側壁に堆積した薄にで、コンタクトホール30~34の側壁に増積した薄に、コンタクトホール30~34の側壁に増積した薄に、コンタクトホール30~34の側壁に増積した薄に、コンタクトホール30~34の側壁に増積した薄に、コンタクトホール30~34の側壁に増積した薄にないる。

0 【0061】なおこのとき、酸化シリコン膜28の上部のTi膜36の表面も窒化されるが、表面以外の部分は窒化されずに未反応のまま残る。また、スルーホール22の底部のプラグ21の表面には、プラグ21を構成する多結晶シリコン膜とTi膜36との反応によってTiSi2層37が形成される。

【0062】コンタクトホール30~33の底部にTiSi2層37を形成することにより、次の工程でコンタクトホール30~33の内部に形成されるプラグ35と、周辺回路のMISFETのソース、ドレイン(n⁺型半導体領域10、p⁺型半導体領域11)とが接触する部分のコンタクト抵抗を1kQ以下まで低減することができるので、センスアンプSAやワードドライバWDなどの周辺回路の高速動作が可能となる。コンタクトホール30~33の底部のシリサイド層は、TiSi2以外の高融点金属シリサイド、例えばCoSi2(コバルトシリサイド)、TaSi2(タンタルシリサイド)、MoSi2(モリブデンシリサイド)などで構成することもできる。

【0063】次に、図18に示すように、Ti膜36の 40 上部に膜厚30nm程度のTiN膜40をCVD法で堆積 する。CVD法は、スパッタリング法に比べてステップ カバレージがよいので、アスペクト比が大きいコンタク トホール30~34の底部に平坦部と同程度の膜厚のT iN膜40を堆積することができる。続いて、六フッ化 タングステン(WF6)、水素およびモノシラン(Si H4)をソースガスに用いたCVD法でTiN膜40の 上部に膜厚300nm程度の厚いW膜41を堆積し、コン タクトホール30~34およびスルーホール22のそれ ぞれの内部をW膜41で完全に埋め込む。

【0064】次に、図19に示すように、CMP法を用

いて酸化シリコン膜28の上部のW膜41、TiN膜4 OおよびT i 膜36を除去 (ポリッシュバック) するこ とにより、コンタクトホール30~34およびスルーホ ール22のそれぞれの内部に上記W膜41、TiN膜4 OおよびTi膜36で構成されたプラグ35を形成す る。このプラグ35は、酸化シリコン膜28の上部のW 膜41、TiN膜40およびTi膜36をドライエッチ ングで除去 (エッチバック) することによって形成して

【0065】上記プラグ35は、高融点金属であるW膜 41を主体として構成されているために抵抗が低いと共 に耐熱性が高い。また、W膜41の下層に形成されたT iN膜40は、W膜41をCVD法で堆積する際に六フ ッ化タングステンとSiとが反応して欠陥(エンクロー チメントやワームホール) が発生するのを防止するバリ ア層として機能すると共に、後の高温熱処理工程でW膜 41とSi基板とが反応(シリサイド化反応)するのを 防止するバリア層として機能する。このバリア層には、 TiN以外の高融点金属窒化物(例えばWN膜)などを 使用することもできる。

【0066】プラグ35は、W膜41を使用せずにTi N膜40を主体として構成してもよい。すなわち、コン タクトホール30~34およびスルーホール22のそれ ぞれの内部に厚い膜厚のTiN膜40を埋め込んでプラ グ35を形成してもよい。この場合は、W膜41を主体 として構成した場合に比べてプラグ35の抵抗が幾分高 くなるが、次の工程で酸化シリコン膜28の上部に堆積 するW膜42をドライエッチングしてビット線BLと周 辺回路の第1層目の配線23~26とを形成する際にT iN膜40がエッチングストッパとなるので、配線23 ~26とコンタクトホール30~34の合わせずれマー ジンが格段に向上し、配線23~26のレイアウトの自 由度が大幅に向上する。

【0067】次に、図20に示すように、酸化シリコン 膜28の上部に膜厚100nm程度のW膜42をスパッタ リング法で堆積した後、図21に示すように、W膜42 の上部に形成したフォトレジスト膜43をマスクにして W膜42をドライエッチングすることにより、ビット線 BLおよび周辺回路の第1層目の配線23~26を形成 する。ビット線BLおよび配線23~26は、CVD法 40 で堆積したW膜や、W膜とTiN膜との積層膜を使って 形成してもよい。

【0068】ビット線BLは、スルーホール22および その下部のコンタクトホール19の内部のプラグ35、 21を通じてメモリセル選択用MISFETQsのソー ス、ドレインの一方(2個のメモリゼル選択用MISF ETQsによって共有されたn型半導体領域9)と電気 的に接続される。配線23~26は、酸化シリコン膜2 8、18、17およびSOG膜16に形成されたコンタ クトホール30~34の内部のプラグ35を通じて周辺 50 ール19の X 方向(ビット線 B L が延在する方向)の径

回路のMISFET(nチャネル型MISFETQn、 pチャネル型MISFETQp)と電気的に接続され

【0069】W膜42をドライエッチングしてビット線 BLを形成するときは、フォトレジスト膜43のビット 線パターン43aの幅をフォトリソグラフィの解像限界 で決まる最小加工寸法またはそれよりも微細な寸法で形 成する。ビット線BLの幅を微細な寸法で構成すること により、ビット線の寄生容量を低減することができるの で、動作速度の向上したDRAMを実現することができ る。また、ビット線BLの幅を細くすることにより、そ の分、ビット線BLのスペースを広くすることができる ので、後の工程でビット線BLのスペース領域に形成さ れるスルーホール(情報蓄積用容量素子Cとコンタクト ホール20とを接続するスルーホール)とビット線BL とのマスク合わせ余裕を十分に確保することができる。 さらに、ビット線BLを金属(W)で構成することによ り、そのシート抵抗を2Ω╱□程度にまで低減できるの で、情報の読み出し、書き込みを高速で行うことができ 20 る。また、ビット線BLと後述する周辺回路の配線23 ~26とを同一の工程で同時に形成することができるの で、DRAMの製造工程を簡略化することができる。ま た、ピット線BLを耐熱性およびエレクトロマイグレー ション耐性の高い金属(W)で構成することにより、ビ ット線BLの幅をフォトリソグラフィの解像限界以下ま で微細化した場合でも、断線を確実に防止することがで

【0070】 (実施の形態2) 本実施の形態では、上記 したコンタクトホール19の上部のスルーホール22と 周辺回路のコンタクトホール30~34とを同時に形成 する際に、前記実施の形態1よりも径の小さいスルーホ ール22を形成する方法を説明する。

【0071】まず、メモリアレイにメモリセル選択用M ISFETQsを形成し、周辺回路にnチャネル型MI SFETQnおよびpチャネル型MISFETQpを形 成した後、図22に示すように、それらの上部にSOG 膜16、酸化シリコン膜17および酸化シリコン膜18 を順次堆積する。ここまでの工程は、前記実施の形態1 の図10までの工程と同じである。

【0072】次に、図23に示すように、フォトレジス ト膜をマスクにしたドライエッチングでメモリセル選択 用MISFETQsのn 型半導体領域(ソース、ドレ イン)9aの上部の酸化シリコン膜18、17を除去 し、次いで窒化シリコン膜13とその下層の薄いゲート 酸化膜 7 を除去することにより、 n - 型半導体領域(ソ ース、ドレイン)9aの一方の上部にコンタクトホール 19を形成し、他方の上部にコンタクトホール20を形 成する。このとき、本実施の形態ではコンタクトホール 19にドグボーンを設けない。すなわち、コンタクトホ

22 北新M I C D D c

を、コンタクトホール20のX方向の径と同じく、最小加工寸法と同程度(0.24μm程度)にする。なお、 Y方向の径は、前記実施の形態1と同じである。

【0073】次に、図24に示すように、コンタクトホール19、20の内部に前記実施の形態1と同じ方法でプラグ21を形成し、次いで酸化シリコン膜18の上部にCVD法で酸化シリコン膜28を堆積した後、半導体基板1を熱処理してコンタクトホール19、20の底部に低抵抗のn型半導体領域(ソース、ドレイン)9を形成する。

【0074】次に、図25に示すように、酸化シリコン 膜28の上部に膜厚200nm程度の多結晶シリコン膜4 4をCVD法で堆積した後、フォトレジスト膜をマスク にしてこの多結晶シリコン膜44をドライエッチングす ることにより、コンタクトホール19の上方にスルーホ ール45を形成する。このスルーホール45は、その直 径が最小加工寸法と同程度(例えば0.24μm)とな るように形成する。また、このとき同時に、周辺回路の nチャネル型MISFETQnのn⁺型半導体領域10 (ソース、ドレイン) の上方にスルーホール46、47 を形成し、pチャネル型MISFETQpのp⁺ 型半導 体領域11 (ソース、ドレイン) の上方にスルーホール 48、49を形成する。さらに、pチャネル型MISF ETQpのゲート電極8Cの上方にスルーホール50を 形成し、nチャネル型MISFETQnのゲート電極8 Bの上方に図示しないスルーホールを形成する。

【0075】次に、図26に示すように、スルーホール45~50の側壁に多結晶シリコン膜で構成されたサイドウォールスペーサ51を形成する。サイドウォールスペーサ51は、スルーホール45~50の内部を含む多結晶シリコン膜44の上部に膜厚60m程度の薄い第2の多結晶シリコン膜(図示せず)をCVD法で堆積した後、この多結晶シリコン膜を異方性エッチングしてスルーホール45~50の側壁に残すことにより形成する。このサイドウォールスペーサ51を形成することにより、スルーホール45~50の径が最小加工寸法よりも微細になる。

【0076】次に、図27に示すように、多結晶シリコン膜44とサイドウォールスペーサ51とをマスクにしたドライエッチングでコンタクトホール19の上部の酸化シリコン膜28を除去することによって、最小加工寸法よりも微細な径のスルーホール22を形成する。また、このとき同時に周辺回路の酸化シリコン膜28、18、17、SOG膜16を除去することによって、nチャネル型MISFETQnのn⁺型半導体領域10(ソース、ドレイン)の上部にコンタクトホール30、31を形成し、pチャネル型MISFETQpのp⁺型半導体領域11(ソース、ドレイン)の上部にコンタクトホール32、33を形成する。さらに、pチャネル型MISFETQpのゲート電極8Cの上部にコンタクトホー50

ル34を形成し、nチャネル型MISFETQnのゲート電極8Bの上部に図示しないコンタクトホールを形成する。

【0077】本実施の形態によれば、直径が最小加工寸法程度のコンタクトホール19の上部にそれよりも微細な径のスルーホール22を形成するので、スルーホール22を形成する際にコンタクトホール19の周囲の絶縁膜が削られることはない。これにより、アスペクト比が大きい周辺回路のコンタクトホール30~34を開孔する工程で、コンタクトホール19の上部の浅いスルーホール22を同時に開孔することが可能となるので、スルーホール22とコンタクトホール30~34とを別工程で形成する場合に比べてフォトマスクを1枚減らすことができる。

【0078】また、前記実施の形態1では、コンタクトホール19にドグボーンを形成してその径を大きくするので、隣接するコンタクトホール20とのスペースが狭くなり、メモリセルを微細化したときにコンタクトホール19、20内のプラグ21同士がショートする危険が高くなる。本実施の形態では、これとは逆にコンタクトホール19の径を小さくするので微細化に有利である。ただし、前記実施の形態1の方法は、酸化シリコン膜28の上部に多結晶シリコン膜44を堆積したり、サイドウォールスペーサ51を形成したりする必要がないので、本実施の形態の方法に比べて工程が簡略になる。

【0079】その後、多結晶シリコン膜44とサイドウオールスペーサ51とをエッチバックで除去した後、図28に示すように、スルーホール22の内部と周辺のコンタクトホール30~34の内部とにピットが多路に対りコン膜28の上部にピットが35、だット線BLおよび配線23~26は、前記実施の形態1と同じ方法で形成する。なお、本実施の形態の形態1と同じ方法で形成する。なお、本実施の形態の方法では、周辺回路のコンタクトホール30~34の径が前記実施の形態1に比べて小さくなるのでコンタクト抵抗が増大する。これを防ぐためには、前記図26に示した多結晶シリコン膜44に形成されるスルーホール46~50の径をスルーホール45の径よりも大きくればよい。

10 【0080】(実施の形態3)本実施の形態では、ビット線BLおよび周辺回路の第1層目の配線23~26を形成した以降の製造プロセスを説明する。ビット線BLおよび配線23~26を形成するまでのプロセスは、前記実施の形態1または実施の形態2と同じでもよく、スルーホール22とコンタクトホール30~34とを別工程で形成するプロセスでもよい。

本的成し、pラマネル型MISFEIQpのp 型半導体領域11 (ソース、ドレイン)の上部にコンタクトホール32、33を形成する。さらに、pチャネル型MI SFETQpのゲート電極8Cの上部にコンタクトホー 50 シリコン膜38の上部に膜厚250m程度のSOG膜3

9をスピン塗布した後、水蒸気を含む400℃程度の酸 素雰囲気中でベーク処理を行い、さらに800℃、1分

23

程度の熱処理を行ってデンシファイ(緻密化)すること により、SOG膜39の表面を平坦化する。

【0082】なお、ここでは、酸化シリコン膜38とS OG膜39でビット線上を平坦化したが、ビット線BL と第1層目の配線23~26による段差が小さい場合に は、SOG膜39を使用せずに酸化シリコン膜38を厚 く堆積するだけで平坦化を図ることもできる。他方、ビ ット線BLと配線23~26の密度差が大きく、SOG 10 膜39だけでは十分な平坦性が得られないような場合に は、SOG膜39の表面をCMP法で研磨し、さらにそ の上部にSOG膜39の表面の微細な研磨傷を補修する ための酸化シリコン膜を堆積してもよい。また、SOG 膜39をデンシファイする温度をあまり高くできないよ うな場合には、その耐湿性の低下を補うために、その上 部にさらに酸化シリコン膜を堆積してもよい。

【0083】次に、図30に示すように、SOG膜39 の上部に膜厚200nm程度の多結晶シリコン膜70をC マスクにしてこの多結晶シリコン膜70をドライエッチ ングすることにより、コンタクトホール20の上方にス ルーホール71を形成する。このスルーホール71は、 その径が最小加工寸法と同程度(例えば0.24μm) となるように形成する。

【0084】次に、図31に示すように、スルーホール 71の側壁に多結晶シリコン膜で構成されたサイドウォ ールスペーサ72を形成する。サイドウォールスペーサ 72は、スルーホール71の内部を含む多結晶シリコン コン膜(図示せず)をCVD法で堆積した後、この多結 晶シリコン膜を異方性エッチングしてスルーホール71 の側壁に残すことにより形成する。このサイドウォール スペーサ72を形成することにより、スルーホール71 の内径が最小加工寸法よりも微細(例えばΟ. 14μ m) になる。

【0085】次に、図32に示すように、多結晶シリコ ン膜70とサイドウォールスペーサ72とをマスクにし て下層の絶縁膜(SOG膜39、酸化シリコン膜38、 28) をドライエッチングすることにより、ピット線 В 40 Lとこれに隣接するビット線BLとのスペース領域を通 ってコンタクトホール20に達するスルーホール52を

【0086】スルーホール52は、最小加工寸法よりも 微細な径を有するスルーホール71をマスクにして形成 されるので、その径は最小加工寸法よりも微細になる。 これにより、ビット線BLのスペース領域とスルーホー ル52との合わせマージンを十分に確保することができ るので、次の工程でスルーホール 5 2 の内部に埋め込ま れるプラグがビット線BLまたはその下部のプラグ35 50 73の外部のSOG膜74をエッチバックして除去す

とショートすることはない。

【0087】次に、スルーホール52の内部を含む多結 晶シリコン膜70の上部にn型不純物(例えばP(リ ン))をドープした膜厚200m程度の多結晶シリコン 膜(図示せず)をCVD法で堆積した後、この多結晶シ リコン膜を多結晶シリコン膜70およびサイドウォール スペーサ72と共にエッチバックすることにより、図3 3に示すように、スルーホール 5 2 の内部に n型の多結 晶シリコン膜で構成されたプラグ53を形成する。

【0088】次に、図34に示すように、SOG膜39 の上部に膜厚200nm程度の窒化シリコン膜54をCV D法で堆積する。メモリアレイの窒化シリコン膜54 は、後述する情報蓄積用容量素子の下部電極を形成する 工程で酸化シリコン膜をエッチングする際のエッチング ストッパとして使用されるので周辺回路には不要の絶縁 膜であるが、本実施の形態では、周辺回路の窒化シリコ ン膜54を除去せずに残しておく。

【0089】次に、図35に示すように、窒化シリコン 膜54の上部にCVD法で酸化シリコン膜55を堆積し VD法で堆積した後、フォトレジスト膜(図示せず)を 20 た後、フォトレジスト膜(図示せず)をマスクにして酸 化シリコン膜55およびその下部の窒化シリコン膜54 をドライエッチングすることにより、スルーホール52 の上部に凹溝73を形成する。情報蓄積用容量素子の下 部電極は、この凹溝73の内壁に沿って形成されるの で、下部電極の表面積を大きくして蓄積電荷量を増やす ためには、酸化シリコン膜55を厚い膜厚(例えば1. $3 \mu m$ 程度)で堆積する必要がある。メモリアレイの端 部に形成される凹溝73Aは、図36に示すように、メ モリアレイの周囲を囲むように配置され、メモリアレイ 膜70の上部に膜厚60m程度の薄い第2の多結晶シリ 30 とその外側の厚い酸化シリコン膜55とを分離するため に形成される。

【0090】前記のように、本実施の形態では、周辺回 路に窒化シリコン膜54を残しておくので、窒化シリコ ン膜54の上部に堆積した酸化シリコン膜55の下地に 段差が生じない。これにより、酸化シリコン膜55の表 面の平坦性が向上するので、フォトレジスト膜をマスク にしたドライエッチングでスルーホール52の上部に凹 溝73を形成する工程でリソグラフィの解像マージンが 向上する。

【0091】次に、図37に示すように、凹溝73の内 部を含む酸化シリコン膜55の上部に n型不純物 (例え) ばP(リン))をドープした膜厚60m程度の多結晶シ リコン膜56AをCVD法で堆積する。この多結晶シリ コン膜56Aは、情報蓄積用容量素子の下部電極材料と して使用される。

【0092】次に、図38に示すように、凹溝73の内 部を含む多結晶シリコン膜56Aの上部に膜厚300mm 程度のSOG膜74をスピン塗布し、次いで400℃程 度の熱処理を行ってSOG膜74をベークした後、凹溝 る。本実施の形態では、周辺回路に窒化シリコン膜 5 4 を残しておくことにより、その上部に堆積した酸化シリコン膜 5 5 および多結晶シリコン膜 5 6 Aが半導体基板 1 の全面でほぼ平坦となるので、多結晶シリコン膜 5 6 Aの上部に堆積した S O G 膜 7 4 をエッチバックするときの制御性が向上する。

【0093】次に、図39に示すように、周辺回路の多結晶シリコン膜56Aの上部をフォトレジスト膜75で覆い、メモリアレイの酸化シリコン膜55の上部の多結晶シリコン膜56Aを異方性エッチングして除去することにより、凹溝73の内壁に沿って下部電極56が形成される。下部電極56は、多結晶シリコン膜56A以外の導体膜で、次の工程で行う高温熱処理によって劣化しない程度の耐熱性および耐酸化性を備えた導電材料、例えばW、Ru(ルテニウム)などの高融点金属や、RuO(酸化ルテニウム)、IrO(酸化イリジウム)などの導電性金属酸化物で構成することもできる。

【0094】次に、図40に示すように、凹溝73と凹溝73との隙間に残った酸化シリコン膜55、および凹溝73の内部のSOG膜74をフッ酸系のエッチング液で同時に除去した後、フォトレジスト膜(図示せず)をマスクにしたドライエッチングで周辺回路の多結晶シリコン膜56Aを除去することによって、筒型の下部電底部には窒化シリコン膜54が形成されているので、酸化シリコン膜55をウェットエッチングするときに下層のSOG膜39がエッチングされることはない。またこのとき、周辺回路の表面は多結晶シリコン膜55がエッチングされることはない。

【0095】周辺回路に窒化シリコン膜54を残すことにより、後の工程で情報蓄積用容量素子の上層に形成される層間絶縁膜の表面がメモリアレイと周辺回路とでほぼ同じ高さになる。これにより、層間絶縁膜の上部に形成される第2層目の配線、さらにその上部に形成される第3層目の配線、および第2層目と第3層目の配線間を接続するスルーホールの形成が容易になる。

【0096】次に、アンモニア雰囲気中で800℃、3分程度の熱処理を行って下部電極56の表面に薄い窒化膜(図示せず)を形成した後、図41に示すように、下部電極56の上部に膜厚14nm程度の薄いTa2〇5(酸化タンタル)膜57を堆積する。下部電極56の表面の窒化膜は、下部電極56を構成する多結晶シリコン膜(56A)が次に行う熱処理によって酸化されるのを防ぐために形成する。また、Ta2〇5膜57は、例えばペンタエトキシタンタル(Ta(〇C2H5)5)をソースガスに用いたCVD法で堆積する。CVD法で堆積したTa2〇5膜57はステップカバレージがよいので、立体的な筒型形状を有する下部電極56の表面全体にほぼ均一な膜厚で堆積される。

【0097】続いて、800℃の酸化性雰囲気中でTa205 膜57を3分程度熱処理する。この高温熱処理を行うことによって、膜中の結晶欠陥が修復され、良質な高誘電体膜となる。これにより、情報蓄積用容量素子Cのリーク電流を低減することができるので、リフレッシュ特性の向上したDRAMを製造することができる。

【0098】また、情報蓄積用容量素子Cの下部電極56を立体的な筒型形状にしてその表面積を大きくし、かつ容量絶縁膜を誘電率が20~25程度のTa2O5膜57で構成することにより、メモリセルを微細化しても情報の保持に十分な蓄積電荷量を確保することが可能となる。

【0099】また、 Ta_2O_5 膜57の堆積に先だって形成される下層のピット線BLおよび第1 層目の配線 $23\sim26$ を、酸化シリコン系の絶縁膜との密着性が良好なW膜で構成したことにより、 Ta_2O_5 膜57の高温熱処理に起因してビット線BLや配線 $23\sim26$ が膜剥がれを引き起こす不良を確実に防止することができる。

【0100】また、ビット線を耐熱性の高いW膜で構成 20 したことにより、最小加工寸法以下の微細な幅で形成されたビット線BLがTa2 O5 膜57の高温熱処理に起因して劣化したり断線したりする不良を確実に防止することができる。さらに、周辺回路のMISFETと第1 層目の配線23~26とを接続するコンタクトホール30~35の内部のプラグ35を耐熱性の高い導電材料 (W膜/TiN膜/Ti膜)で構成したことにより、T

(W膜/TiN膜/Ti 膜)で構成したことにより、 Ta_2O_5 膜 57 の高温熱処理に起因してソース、ドレインのリーク電流が増大したり、コンタクト抵抗が増大したりする不具合を防止することができる。

30 【0101】情報蓄積用容量素子Cの容量絶縁膜は、例えばBST、STO、BaTiO3(チタン酸バリウム)、PbTiO3(チタン酸鉛)、PZT(PbZr X Ti1-X O3)、PLT(PbLax Ti1-X O3)、PLZTなどの金属酸化物からなる高(強)誘電体膜で構成することもできる。

【0102】次に、図42に示すように、Ta2 O5 膜57の上部にCVD法とスパッタリング法とを併用してTiN膜を堆積した後、フォトレジスト膜をマスクにしたドライエッチングでTiN膜およびTa2 O5 膜57をパターニングすることにより、TiN膜からなる上部電極58と、Ta2 O5 膜57からなる容量絶縁膜と、多結晶シリコン膜(56A)からなる下部電極56とで構成された情報蓄積用容量素子Cを形成する。また、ここまでの工程により、メモリセル選択用MISFETQsとこれに直列に接続された情報蓄積用容量素子Cとで構成されたメモリセルが完成する。情報蓄積用容量素子Cの上部電極58は、TiN膜以外の導体膜、例えばW膜などで構成することもできる。

【0103】本実施の形態によれば、エッチングストッ 50 パ用の窒化シリコン膜54を周辺回路に残し、フォトレ ジスト膜をマスクにしたドライエッチングで周辺回路の 窒化シリコン膜54を除去する工程を不要とすることに より、フォトマスクを1枚減らすことができる。

【0104】(実施の形態4)本実施の形態では、メモ リセル選択用MISFETQsのソース、ドレインの一 方(n型半導体領域9)の上部に、以下に示す方法でコ ンタクトホール20を形成する。

【0105】まず、メモリアレイにメモリセル選択用M ISFETQsを形成し、周辺回路にnチャネル型MI SFETQnおよびpチャネル型MISFETQpを形 10 ーホール 71 の径が最小加工寸法よりも微細(例えば 成した後、図43に示すように、それらの上部にSOG 膜16、酸化シリコン膜17および酸化シリコン膜18 を堆積する。ここまでの工程は、前記実施の形態1と同 じである。

【0106】次に、図44に示すように、メモリセル選 択用MISFETQsとビット線BLとを接続するため の導体層 (プラグ21) を形成する領域に開孔を形成し たフォトレジスト膜(図示せず)をマスクにしたドライ エッチングでメモリセル選択用MISFETQsのソー ス、ドレインの一方の上部の酸化シリコン膜18、17 を除去し、次いで窒化シリコン膜13とその下層の薄い ゲート酸化膜 7 を除去することにより、 \mathbf{n}^- 型半導体領 域(ソース、ドレイン)9aの一方の上部にコンタクト ホール19をワード線WLに対して自己整合で形成す る。このとき、本実施の形態ではコンタクトホール19 のみを形成し、メモリセル選択用MISFETQsのソ ース、ドレインの他方の上部にはコンタクトホール20 を形成しない。また、図45に示すように、コンタクト ホール19は前記実施の形態1と同様、その上部に形成 されるスルーホール22とのマスク合わせ余裕を確保す るために、ドグボーンを設けてその径を大きくする (0. 3μm程度)。

【0107】次に、図46に示すように、前記実施の形 態1と同じ方法でコンタクトホール19の内部にプラグ 21を形成し、次いで酸化シリコン膜18の上部にCV D法で酸化シリコン膜28を堆積した後、図47に示す ように、前記実施の形態1と同じ方法でコンタクトホー ル19の上部にスルーホール22を形成し、さらにプラ グ35の上部にビット線BLを形成する。また、周辺回 グ35し、さらにプラグ35の上部に配線23~26を 形成する。このとき、スルーホール22とコンタクトホ ール30~34は同時に形成する。

【0108】次に、図48に示すように、ビット線BL と第1層目の配線23~26のそれぞれの上部に酸化シ リコン膜38およびSOG膜39を堆積し、さらにその 上部に多結晶シリコン膜70を堆積した後、フォトレジ スト膜をマスクにして多結晶シリコン膜70をドライエ ッチングすることにより、メモリセル選択用MISFE TQsのソース、ドレインの他方の上方にスルーホール 50 覆い、メモリアレイの酸化シリコン膜55上に堆積され

71を形成し、さらにこのスルーホール71の側壁にサ イドウォールスペーサ72を形成する。

【0109】スルーホール71は、その直径が最小加工 寸法と同程度(例えば0.24μm)となるように形成 する。また、サイドウォールスペーサ72は、スルーホ ール71の内部を含む多結晶シリコン膜70の上部に堆 積した多結晶シリコン膜を異方性エッチングしてスルー ホール71の側壁に残すことにより形成する。このサイ ドウォールスペーサ721を形成することにより、スル 0. 14μm) になる。

【0110】次に、図49に示すように、多結晶シリコ ン膜70とサイドウォールスペーサ72とをマスクにし てスルーホール71の下部の絶縁膜(SOG膜39、酸 化シリコン膜38、28、18、17、SOG膜16お よび窒化シリコン膜13)をドライエッチングすること により、メモリセル選択用MISFETQsのソース、 ドレインの他方の上部にコンタクトホール20を形成す

【0111】その後、図50に示すように、コンタクト ホール20の内部を含むSOG膜39の上部に堆積した n型の多結晶シリコン膜 (図示せず) をエッチバックす ることにより、コンタクトホール20の内部にプラグ2 1を形成する。

【0112】本実施の形態によれば、前記実施の形態1 と同様、周辺回路のコンタクトホール30~34を開孔 する工程で、コンタクトホール19の上部のスルーホー ル22を同時に開孔するので、スルーホール22とコン タクトホール30~34とを別工程で形成する場合に比 30 ベてフォトマスクを1枚減らすことができる。なお、本 実施の形態では、コンタクトホール20とコンタクトホ ール19を別工程で形成するが、コンタクトホール20 とその上部のスルーホール(図32のスルーホール52 に相当) とを同時に形成するので、これによってフォト マスクが増えることはない。

【0113】(実施の形態5)本実施の形態では、ビッ ト線BLおよび周辺回路の第1層目の配線23~26を 形成した以降の製造プロセスを説明する。ビット線BL および配線23~26を形成するまでのプロセスは、前 路に形成したコンタクトホール $3.0 \sim 3.4$ の内部にプラ 40 記実施の形態 1 または実施の形態 2 と同じでもよく、ス ルーホール22とコンタクトホール30~34とを別工 程で形成するプロセスでもよい。

【0114】まず、図51に示すように、ビット線BL の上部の厚い酸化シリコン膜55に形成した凹溝73の 上部に多結晶シリコン膜56Aを堆積し、さらに多結晶 シリコン膜56Aの上部にSOG膜74をスピン塗布し た後、凹溝73の外部のSOG膜74をエッチバックし て除去する。続いて図52に示すように、周辺回路の多 結晶シリコン膜56Aの上部をフォトレジスト膜75で

た多結晶シリコン膜56Aをエッチバックして除去する ことにより、凹溝73の内壁に沿って下部電極56を形 成する。ここまでの工程は、前記実施の形態3と同じで ある。

【0115】次に、図53に示すように、凹溝73と凹 溝73との隙間に残った酸化シリコン膜55、および凹 溝 7 3 の内部の S O G 膜 7 4 をフッ酸系のエッチング液 で同時に除去する。前記実施の形態3では、この後にフ ォトレジスト膜(75)をマスクにしたドライエッチン グで周辺回路の多結晶シリコン膜56Aを除去した(図 3 9 参照)が、本実施の形態では周辺回路の多結晶シリ コン膜56Aをエッチングせずに残しておく。

【0116】次に、図54に示すように、下部電極56 および周辺回路の多結晶シリコン膜56Aの上部にTa 2 ○5 膜57を堆積し、続いて800℃、3分程度の熱 処理を行ってTa₂ О₅ 膜57の結晶欠陥を修復した 後、その上部にCVD法とスパッタリング法とを併用し てTiN膜58Aを堆積する。

【0117】次に、図55に示すように、メモリアレイ を覆い、周辺回路を露出したフォトレジスト膜76をマ スクにしてTiN膜58A、Ta₂ O₅ 膜57および多 結晶シリコン膜56Aを一回のエッチングで連続してパ ターニングすることによって、TiN膜58Aからなる 上部電極 5 8 と、T a 2 O 5 膜 5 7 からなる容量絶縁膜 と、多結晶シリコン膜56Aからなる下部電極56とで 構成された情報蓄積用容量素子Cを形成する。このとき のエッチングガスは、例えばBC13 +C12を使用す る。

【0118】上記した3層の膜を一回のエッチングでパ なわちメモリアレイと周辺回路との境界部付近で上部電 極58(TiN膜58A)と下部電極56(多結晶シリ コン膜 5 6 A)とがショートすることがあるが、前記図 36に示したように、メモリアレイの最外周部の凹溝7 3Aは、メモリアレイを取り巻く帯状の溝を構成してい るので、この凹溝73Aの内壁に沿って形成された多結 晶シリコン膜56Aはフローティング電位となってお り、実際に動作する情報蓄積用容量素子Cの電位に影響 を与えることはない。すなわち、多結晶シリコン膜56 Aは、メモリセルの情報蓄積用容量素子Cの下部電極 5 6と電気的に絶縁されているので、多結晶シリコン膜5 6 Aがシート抵抗 8 とショートしても問題はない。

【0119】このように、本実施の形態によれば、Ti N膜 5 8 A、 T a 2 O 5 膜 5 7 および多結晶シリコン膜 56Aを一回のエッチングで連続してパターニングする ので、T i N膜 5 8 A およびT a 2 O 5 膜 5 7 のパター ニングと多結晶シリコン膜56Aのパターニングとを別 工程で行う場合に比べてフォトマスクを 1 枚減らすこと ができる。

ト線BLおよび周辺回路の第1層目の配線23~26を 形成した以降の製造プロセスのうち、特にアライメント マークやTEGパターンといった大面積のパターンを形 成するプロセスを説明する。

【0121】前記実施の形態3で説明したように、ビッ ト線BLの上部に情報蓄積用容量素子Cを形成する工程 では、まず、ビット線BLの上部に堆積した窒化シリコ ン膜54の上部にCVD法で酸化シリコン膜55を堆積 した後、フォトレジスト膜をマスクにして酸化シリコン 10 膜55およびその下部の窒化シリコン膜54をドライエ ッチングすることにより、メモリアレイに凹溝73を形 成し、メモリアレイと周辺回路との境界部にメモリアレ イを囲む凹溝73Aを形成する(図35参照)。

【0122】このときに使用するフォトレジスト膜に凹 溝73、73Aのパターンを転写するフォトマスク(レ チクル)には、フォトマスク(レチクル)と半導体基板 とを位置合わせするために使用するアライメントマーク やTEGパターンのように、凹溝73、73Aに比べて 面積の大きいパターンが形成されていることから、アラ イメントマークやTEGパターンが形成される領域の酸 化シリコン膜55には、図56、図57に示すように、 これらの大面積パターンに対応する大面積でかつ深い凹 溝73Bが形成される。

【0123】そのため、次の工程でこれらの凹溝73、 73Aの内部を含む酸化シリコン膜55の上部に下部電 極用の多結晶シリコン膜56Aを堆積し(図37参 照)、続いてその上部にこれらの凹溝73、73Aを埋 め込むのに十分な膜厚の厚いSOG膜74を塗布した場 合、図58に示すように、前述したアライメントマーク ターニングする場合、フォトレジスト膜76の端部、す 30 やTEGパターンに対応する大面積で深い凹溝73Bの 内部にはSOG膜74が十分に埋め込まれないので、こ のSOG膜74をエッチバックして多結晶シリコン膜5 6 Aを露出させる際(図38参照)、凹溝73Bの中央 部すなわちSOG膜74の膜厚が薄い部分が深くエッチ ングされて多結晶シリコン膜56Aが削られてしまう恐 れがある。凹溝73Bの底の多結晶シリコン膜56Aが 削られて下地の酸化シリコン膜39が露出すると、次の 工程で酸化シリコン膜55とSOG膜74とをフッ酸系 のエッチング液で除去する際に凹溝73Bの底が深くエ 40 ッチングされてしまう。

【0124】これを防止する一つの対策は、図59に示 すように、SOG膜74をエッチバックして多結晶シリ コン膜56Aを露出させる際、大面積の凹溝73Bの上 部をフォトレジスト膜77で覆い、凹溝73Bの内部の SOG膜74の削れを防ぐことが考えられる。

【0125】しかし、この方法は、凹溝73Bの上部を 覆うフォトレジスト膜77を形成するためのフォトマス クが必要になるという欠点がある。また、SOG膜74 をエッチバックする際、凹溝73Bの周囲のSOG膜7 【0120】(実施の形態6)本実施の形態では、ビッ 50 4が薄くなった部分で下地の多結晶シリコン膜56Aが

削られてしまうことがあるが、この方法ではこの問題を 解決できない。

【0126】そこで、本実施の形態では、凹溝73Bの上部を覆うフォトレジスト膜77を形成する代わりに、図60に示すように、SOG膜74をエッチバックする際、前記図39に示す工程で使用するフォトレジスト膜75、すなわちメモリアレイの酸化シリコン膜55の上部の多結晶シリコン膜56Aをエッチバックして除去するために使用するフォトレジスト膜75で大面積の凹溝73Bが形成される領域全体を覆っておく。

【0127】このようにすると、フォトマスクを増やすことなく凹溝73Bの内部のSOG膜74の削れを防ぐことが可能となる。また、凹溝73Bが形成される領域全体をフォトレジスト膜75で覆っておくので、凹溝73Bの周囲のSOG膜74が薄くなった部分で下地の多結晶シリコン膜56Aが削られてしまうこともない。

【0128】この場合、多結晶シリコン膜56AをパターニングしてTEGパターンの一部を形成するには、前記図39に示すフォトレジスト膜75、すなわちメモリアレイの酸化シリコン膜55の上部の多結晶シリコン膜56Aをエッチパックして除去する際に使用するフォトレジスト膜75のパターンを変更し、このフォトレジスト膜75をマスクにしたエッチングで凹溝73Bの周囲の多結晶シリコン膜56Aを除去して凹溝73Bの内部に残せばよい。

【0129】また、前記実施の形態5のように、このフォトレジスト膜75を使用せず、周辺回路の多結晶シリコン膜56Aをエッチングしないで残しておくような場合には、前記図55に示すフォトレジスト膜76、すなわちTiN膜58A、Ta2O5膜57および多結晶シリコン膜56Aを一回のエッチングで連続してパターニングする際に使用するフォトレジスト膜76のパターンを変更し、このフォトレジスト膜76をマスクにしたエッチングで凹溝73Bの周囲の多結晶シリコン膜56Aを除去して凹溝73Bの内部に残せばよい。

【0130】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【0131】本発明によれば、前記実施の形態1~6の プロセスのいずれかを適宜組み合わせることによって、 フォトマスクの枚数をさらに少なくすることができる。 【0132】

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば以 下のとおりである。

【0133】本発明によれば、DRAMの製造工程で使用するフォトマスクの枚数を少なくすることができるので、DRAMの製造コストを低減することが可能とな

る。

【0134】また、本発明によれば、ビット線の寄生容量を低減することができるので、動作速度の向上したDRAMを実現することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態であるDRAMを形成した半導体チップの全体平面図である。

【図2】本発明の一実施の形態であるDRAMの等価回 路図である。

10 【図3】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図4】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図5】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図6】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図7】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図8】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図9】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図10】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図11】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図12】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部平面図である。

【図13】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図14】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図15】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図16】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図17】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

40 【図18】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図19】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図20】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図21】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図22】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

0 【図23】本発明の他の実施の形態であるDRAMの製

造方法を示す半導体基板の要部断面図である。

【図24】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図25】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図26】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図27】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図28】本発明の他の実施の形態であるDRAMの製 10 造方法を示す半導体基板の要部断面図である。

【図29】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図30】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図31】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図32】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図33】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図34】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図35】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図36】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図37】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図38】本発明の他の実施の形態であるDRAMの製 30 造方法を示す半導体基板の要部断面図である。

【図39】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図40】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図41】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図42】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図43】本発明の他の実施の形態であるDRAMの製 40 12 窒化シリコン膜 造方法を示す半導体基板の要部断面図である。

【図44】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図45】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部平面図である。

【図46】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図47】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図48】本発明の他の実施の形態であるDRAMの製 *50* 21 プラグ

造方法を示す半導体基板の要部断面図である。

【図49】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図50】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図51】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図52】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図53】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図54】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図55】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図56】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図57】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図58】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図59】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【図60】本発明の他の実施の形態であるDRAMの製 造方法を示す半導体基板の要部断面図である。

【符号の説明】

- 1 半導体基板
- 1A 半導体チップ
- 2 p型ウエル
- 3 n型半導体領域
 - 4 n型ウエル
 - 5 酸化シリコン膜
 - 6 素子分離溝
 - 7 ゲート酸化膜
 - 8A~8C ゲート電極
 - 9 n型半導体領域 (ソース、ドレイン)
 - 9 a n 型半導体領域 (ソース、ドレイン)
 - 10 n 型半導体領域 (ソース、ドレイン)
- 1 7 p * 型半導体領域 (ソース、ドレイン)
- - 13 窒化シリコン膜
 - 13s サイドウォールスペーサ
 - 14 n 型半導体領域
 - 15 p 型半導体領域
 - 16 SOG膜
 - 17 酸化シリコン膜
 - 18 酸化シリコン膜
 - 19 コンタクトホール
 - 20 コンタクトホール

22 スルーホール

23~26 配線

27 フォトレジスト膜

28 酸化シリコン膜

29 フォトレジスト膜

30~34 コンタクトホール

35 プラグ

36 T i 膜

37 TiSi2層

38 酸化シリコン膜

39 SOG膜

40 TiN膜

41 W膜

42 W膜

43 フォトレジスト膜

43a ビット線パターン

4.4 多結晶シリコン膜

45~50 スルーホール

51 サイドウォールスペーサ

52 スルーホール

53 プラグ

54 窒化シリコン膜

55 酸化シリコン膜

56A 多結晶シリコン膜

56 下部電極

57 Ta₂O₅膜

58 上部電極

58A TiN膜

70 多結晶シリコン膜

71 スルーホール

72 サイドウォールスペーサ

73、73A、73B 凹溝

10 74 SOG膜

75 フォトレジスト膜

76 フォトレジスト膜

77 フォトレジスト膜

BL ビット線

C 情報蓄積用容量素子

MARY メモリアレイ

MC メモリセル

Qn nチャネル型MISFETQn

Qp pチャネル型MISFETQp

20 Qs メモリセル選択用MISFET


SA センスアンプ

WD ワードドライバ

WL ワード線


【図1】

図 1




【図2】

図 2




【図3】

2 3




Z 4




【図5】

Ø 5




【図6】

Ø 6




[図7]

図 7




【図8】

Z 8




【図9】

Ø 9




[図10]

図 10




[図11]

図 11




【図12】




【図13】

Ø 13




【図14】

Z 14




【図15】

Ø 15




[図16]

図 16




【図17】

図 17




[図18]

Z 18




[図19]

Z 19




[図20]

2 20




【図21】

図 21




【図22】

Z 22




[図23]

Z 23




[図24]

2 24




[図25]

Z 25




【図26】

2 26




[図27]

27




【図28】

Z 28




[図29]

Z 29




[図30]

2 30




【図31】

図 31




【図32】

Ø 32 ·




[図33]

2 33




[図34]

2 34



【図35】


2 35



[図36]


【図37】

Ø 37




[図38]

Ø 38




【図39】




【図40】

2 40




【図41】

Ø 41




[図42]

Ø 42




【図43】

Ø 43




【図44】

図 44




【図46】

Z 46




【図45】




【図47】

2 47




[図48]

Z 48




[図49]

Z 49




【図50】

図 50




[図51]

Ø 51




【図52】




【図53】


2 53




【図54】

2 54









[図58]


図 58



【図59】

図 59





フロントページの続き

(72) 発明者 山田 悟

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 中村 吉孝

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

THIS PAGE BLANK (USPTO)